

エレクトロニクス

2009年9月20日発行(毎月1回20日発行)第25巻10号 通巻第293号 1985年8月9日 第3種郵便物認可

実装技術 2009 Vol.25 No.10

Electronic Packaging Technology

特集
1

実装機の最新動向

特集
2

高速通信の電子計測技術

企業レポート

プリント配線板事業をさらに強化し、ユーザーの技術要求に即応する

田中貴金属工業株式会社

連載

- IBISモデル講座
- アイデアと知財制度

●見る・知る・わかる

プリントブル・エレクトロニクス

TOPカメラ+4サイドカメラ搭載!

TRI 外観検査装置

TR7500

ADTEC



株式会社 アドテック

<http://www.adtec.co.jp>



特集

高速通信の 電子計測技術

FEATURE

● 高速通信デバイスへの インサーキット・テスト手法と最新動向

(株)システム工業/中尾 修司、小林 祐史

● 光テスト・システムに向けた40 Gbps光配線基板技術

(株)アドバンテスト研究所/増田 伸

(株)アドバンテスト/橋本 昌一

先端フォトニクス(株)/宋 学良、イット フーチョン

移動中に高速通信でインターネットができる技術は、携帯電話やゲーム機、PCを利用する人にとっては、限られた場所でしか利用できなかった機器の利用が広がるため、大きな期待がもたれており、それに応えるのが、次世代高速無線通信です。今まで次世代と呼ばれていたWiMAXやXGPのサービスが今年から始まり、次の世代の高速通信として注目を集めているのは、3G携帯電話の延長上にあるLTE(Long Term Evolution)と呼ばれているものです。電波を使った無線通信技術開発の進歩もめざましく、携帯電話はもとより、無線LAN、電子マネー、電子タグなど様々な分野で利用されています。

また、光を用いたデータ伝送技術も身近なものとなってきており、より品質の高い動画やデータを、インターネットを通して瞬時にやりとりしたいという要望に応えるため、様々な光通信技術開発の研究が進められています。これにともない、高速データ通信の計測も様々な形で行われております。

特集『高速通信の電子計測技術』では、高速通信デバイスへのインサーキット・テスト手法と最新動向、光テスト・システムに向けた40 Gbps光配線基板技術をご紹介します。

光テスト・システムに向けた 40Gbps光配線基板技術

(株)アドバンテスト研究所/増田 伸

(株)アドバンテスト/橋本 昌一

先端フォトニクス(株) /宋 学良、イット フーチョン

1 はじめに

電気による高速信号伝送はプリント基板の伝送帯域に制限され、これを打破するためにLSIに光インターフェース（光I/O）を集積化し、そのボトルネックを光伝送により解しようとする動きが活発化してきている。一方、MPUにおいてもマルチコア化により将来的にはテラビット級の信号伝送容量が必要となる。このため、光通信分野で培われてきた光伝送技術とマイクロエレクトロニクス技術とを融合させることにより、伝送ボトルネックを解消することが提案されている。その伝送容量は膨大な量となり、伝送レートは1チャンネル当たり20G～40Gbps、波長多重などの技術により、高密度に並列化されトータルのスループットは1Tbpsを越えると予測される。近年のシリコンフォトニクス技術の進展により、CMOS-LSIに光変調器、光検出器などの光デバイスを集積化した光トランシーバが商用化の

レベルにあることからも、光I/OをもつLSI（光LSI）が近い将来実用化されることが予想される。このような光LSIの試験を行うための光テスト・システムには、DUTの光I/Oを介してMPU内部コアの深いファンクションを試験することが必要となり、架間、ボード間、ボード内での、光による高速かつ大容量の光試験信号の発生や伝送、検出が必要となると考えられる。本稿では、高速光試験信号を伝送するための電気・光伝送路が混在可能な『光配線基板』について述べる。

2 光LSI用半導体試験装置の構成と 光配線基板による高速光試験信号の伝送

図1に高速シリアル伝送の動向を示す。現在のLSIの電気信号による高速シリアルインターフェースは、プリエンファシスやイコライザなどの波形等化技術を用いた10Gbpsの




図1 高速シリアルインターフェースの動向と光インターフェース



チップ間伝送が実現されており、今後、チップの高速化、プロセッサのマルチコア化、配線の微細化が進み、チップ間インターフェクションに対する高速・高密度伝送の要求が高まることが予想される。しかし、プリント基板材料の高周波損失、配線間のクロストークの増大、波形整形用デバイスの消費電力の増大などの理由から電気伝送のみで20Gbps以上を実現することは困難である。最近これらの課題を解決するために、光インターフェクション技術が注目されており、20Gbps以上の高速データ伝送の実用化に向けて研究が進められている。

図2に光LSIを試験するための試験装置での光インターフェクションのイメージ図を示す。光LSI試験のためには、試験信号の発生や伝送が光となるため、架間やボード間だけでなく、ボード内のインターフェクションまで含めたすべてのレイヤーで光のインターフェクションを適用する必要がある。DUT (Device Under Test)への信号を発生させるPE (Pin Electronics) ボード内では高速かつ高タイミング精度の試験信号を電気で発生させ、光に変換するための光試験信号発生器 (EO Dr.) が実装される。EO Dr.からは、20G～40Gbpsの光試験信号が、プリント基板内を通り、ボードエッジに実装されたコネクタから電気信号と光信号が一括にケーブルと勘合し、パフォーマンスボード (PB) 上のDUTへと光試験信号が伝送される構成を想定した。特にPEボードとパフォーマンスボードは高密度に電気配線が配置されていることから、電気配線と光導波路を高密度に混在させた光配線基板の実現が課題となる。




図2 光テスト・システムの構成


3 高密度実装に対応した 広帯域光配線基板の開発

現状のテスト・システムにおけるPEボード、パフォーマンスボードは、多層構造の基板上に電子部品や電気伝送路が高密度に集積化される。そのため、高密度実装されたボードに光導波路をいかに配置するかが問題となる。一方、光試験信号のビットレートが、20G～40Gbpsとなると予想される。そのため、これまで報告されているポリマ光導波路による光伝送帯域はせいぜい10Gbps程度でありポリマ光導波路の広帯域化が必要となる。そこで、我々は多層基板内部に高速伝送が可能な光導波路を形成し、高密度実装と高速光伝送の両方に対応可能とした光配線基板を開発した。

光テスト・システムにおいては、電子デバイスと光デバイスを共存させることができ、高密度電気光実装に対応した高信頼性多層光配線基板が必要となる。これまで、電子デバイスの実装性や信頼性など実用的な性能を検討した光配線基板の報告例はほとんどなく、我々はその可能性を検証するため、10層のFR4基板の内層に埋め込んだ光導波路層をビアで貫通させることで電気配線と光配線の共存と高密度素子実装に対応した光配線基板を開発した。

図3に光配線基板の外観写真(a)、スパイラル状にポリマ光導波路の光伝搬の様子(b)、さらに基板内に埋め込んだ光導波路出力端の断面写真(c)を示す。埋め込んだ光導波路は、コア形状 $50 \times 50 \mu\text{m}$ 、長さ1m、導波路間隔 $250 \mu\text{m}$ のスパイラル型光導波路とし、光導波路の材料にエボキシ系樹脂を用いることで、FR4基板と光導波路の密着強度を高め、温度変化などにより生じる光導波路—プリント基板間の剥離や光導波路近傍に形成した貫通ビアの破断防止を図った。光導波路中央部には光信号入出力用の溝が設けてあり、光導波路とファイバなどのデバイスとの結合を可能としている。光配線基板の信頼性を評価するため、内層の光導波路近傍に貫通ビアを形成し、光配線基板表面にはダミーIC(BGA)を配置した。ダミーICは通常のリフロー工程により実装を行ったが、リフローによる光導波路の特性劣化や貫通ビアの破断は生じなかった。さらに光配線基板の温度サイクル試験 (125/-40°C、500サイクル) を行い、試験前後の光導波路の伝搬損失及び貫通ビア、ダミーICの電気特性を評価した結果、伝搬損失に変化がないことを確認し高信頼性の多層光配線基板を実現した。

一般に光配線基板に用いられるポリマ光導波路はマルチモード導波路であり、その伝送帯域はモード分散により10Gbps程度に制限される。我々は、広帯域なポリマ光導波路を実現するため、低 Δ （比屈折率差）の導波路構造にすることでモード分散を低減した。作製した光導波路のコア形状は $50 \times 50 \mu\text{m}$ とし、光導波路をスパイラル状に形成することで1m長の光導波路を作製した。作製したポリマ光導波路の伝搬損失を評価した結果、波長850nmのとき 0.1 dB/cm であり、従来のポリマ導波路の損失と比較し遜色ない結果が得られた。さらに、作製した光導波路の伝送帯域の評価を行った。伝送帯域の上限を正確に評価



(a) 10層のFR4基板内部に光導波路層を積層した光配線基板の外観



図3 高密度実装に対応した光配線基板

するために、我々はインパルス応答法を用いた。図4にインパルス応答評価系を示す。ポリマ光導波路の低損失波長領域である波長850nmに対応するため、発振波長1,560nmのフェムト秒ファイバレーザの波長を高効率に短波長帯に変換し評価を行った。波長変換素子として導波路型のPeriodically-poled lithium niobate (PPLN)結晶を用い、波長780nm、パルス幅120fsの短パルス光を発生しポリマ光導波路に入射した。ポリマ光導波路伝搬後の光パルス波形は、モード分散による帯域劣化を評価するためマルチモード用の高速光検出器を用いて光電変換し、サンプリングオシロスコープにより評価した。その結果、光導波路伝搬後の光パルス幅は10.4psとなり、入力パルス波形と比較し2.0psのパルス広がりが観察された。図5に入出力パルスのフーリエスペクトルの比から伝達関数を計算し伝送帯域を評価した結果を示す。3dB帯域幅で75GHz/mの光伝送帯域を実現した。さらにこの伝達関数を用いてNRZ信号(PRBS:2³¹-1)を光導波路に入力したときの伝送特性をシミュレーションした結果、十分なア




図4 光配線基板の伝送帯域評価系




図5 光配線基板の伝送帯域特性

イ開口が得られ光導波路による40Gbps伝送が実現可能であることを確認した。

次に、実際に40Gbps光信号を伝送したときの光配線基板の特性評価を行った。図6に40Gbpsの光伝送実験系を示す。パルスパターンジェネレータから出力される10Gbps(NRZ PRBS $2^{7}-1$)の電気信号を4分岐後、分岐された各ポートから出力される電気信号にデータ列の1/4周期分ずつ遅延が加わるように遅延線を挿入し、マルチプレクサにより多重化することで40Gbpsの電気信号を生成した。40Gbps光信号は波長1,555nmのDFBレーザを光ファイバアンプで増幅し、導波路型PPLNにより2次高調波を発生させ波長変換したあと、DUTである光導波路を伝搬させ、O/E変換器を介して、サンプリングオシロスコープを用い波形劣化の様子を観測した。光導波路伝搬前後のアイパターンを図7に示す。光配線基板の光伝搬前後の信号のアイパターンにほとんど変化は見られず、光導波路伝送による波形歪みによる劣化がないことが確認できた。また、評価の結果、Q Factorが7以上となりBER<10⁻¹²の伝送が可能であることがわかった。以上の結果から40Gbps伝送に耐えうる伝送特性を有していることを初めて実証した。

4

まとめと今後の課題

光LSI用テスト・システムの光試験信号伝送用として開発した光配線基板は、10層のFR4基板で高密度電気基板と広帯域光伝送路が共存できることを示した。また、低△構造のマルチモード導波路によりモード分散の影響を低減することで導波路長1mにおいて40Gbpsの高速光信号伝送が可能であることを初めて示した。また、光配線基板内にエポキシ系埋め込み光導波路を採用しプリント基板への高密度なIC実装や貫通ビアの形成を可能にし、高信頼性の光・電気混載光配線基板を実現することが可能である。今後、シングルモード光導波路の実現、長波長帯における損失低減、アライメントフリー光デバイス実装した光配線基板の開発により光LSIの実用化が加速すると考えられる。




図6 光配線基板の40Gbps伝送帯域評価系



図7 光配線基板の40Gbps光伝送評価結果